• <tr id='AEuzH5'><strong id='AEuzH5'></strong><small id='AEuzH5'></small><button id='AEuzH5'></button><li id='AEuzH5'><noscript id='AEuzH5'><big id='AEuzH5'></big><dt id='AEuzH5'></dt></noscript></li></tr><ol id='AEuzH5'><option id='AEuzH5'><table id='AEuzH5'><blockquote id='AEuzH5'><tbody id='AEuzH5'></tbody></blockquote></table></option></ol><u id='AEuzH5'></u><kbd id='AEuzH5'><kbd id='AEuzH5'></kbd></kbd>

    <code id='AEuzH5'><strong id='AEuzH5'></strong></code>

    <fieldset id='AEuzH5'></fieldset>
          <span id='AEuzH5'></span>

              <ins id='AEuzH5'></ins>
              <acronym id='AEuzH5'><em id='AEuzH5'></em><td id='AEuzH5'><div id='AEuzH5'></div></td></acronym><address id='AEuzH5'><big id='AEuzH5'><big id='AEuzH5'></big><legend id='AEuzH5'></legend></big></address>

              <i id='AEuzH5'><div id='AEuzH5'><ins id='AEuzH5'></ins></div></i>
              <i id='AEuzH5'></i>
            1. <dl id='AEuzH5'></dl>
              1. <blockquote id='AEuzH5'><q id='AEuzH5'><noscript id='AEuzH5'></noscript><dt id='AEuzH5'></dt></q></blockquote><noframes id='AEuzH5'><i id='AEuzH5'></i>

                新聞中心

                EEPW首頁 > 設計應用 > 高壓電解電々容波峰焊放電擊穿板上芯片的機理研究及對策

                高壓電◎解電容︾波峰焊放電擊穿板上芯片的機理研究及對策

                作者:王大波,施清清,李會超,等時間:2020-03-03來源:電子產品世⊙界收藏

                王大波,施清清,李會超,宗? 巖 (珠海格力電器股份有限公司,廣東?珠海?519000)

                本文引□ 用地址:/jjs195/article/202003/410492.htm

                摘? 要:作為困擾電子行業的難題,失效機理復雜,對於因那銀發老者卻是臉色一般生產現場環境造成的過電、靜電失效,環 節無法鎖定。通過對帶電插裝對印制電路板上芯片損傷分析,確〗定主板過時錫面連錫短路 導致放電芯片的失效機理,並制定管控對策,有效降低不良。 

                關鍵詞:

                0  引言 

                隨著電子技術的發展,小型化、集成化的芯片被應 用¤於各個領域,如何保證自身可靠性及產品質量成為芯 片廠商不斷深入研究的熱點。但芯片因生產環境、使用 環境苛刻,失效情況時有發生[1]。目前業界已經▆識別到 的失效原因分兩大類:①芯片本身制造『缺陷;②生產 現場不規範操作導◣致失效。業內常用的失效分析方法 包括:芯片開封、X-Ray無損探傷、SEM掃描電鏡、 EMMI偵測等。此類分析方法對於芯片制造缺陷,如晶 元異常、金線綁定異常等能直觀判斷失效環々節,但是對 於因生產現場環境造成的EOS(過電應力)、ESD(靜 電放電)卻難以鎖定失效點,給生產、產品質量改善帶 來不便。 

                電解電ㄨ容因容量大,廣泛應用於輸出濾波電路中, 起儲能和濾波作用[2-3]。高壓電解電容因其制█造工藝及 電子特性,在插裝前會殘留部分電壓,而殘留電壓對於 電路板上半導體器件的影響一直被行業內電路設計者所№ 忽略。學者針對高壓電解電容殘留電壓對芯片失效進行深入研究,並做了▼充分試驗驗證。結果表〇明高壓電解電 容未放電即插裝,在過時會通過錫面將殘留電壓 作用於≡芯片上,致使芯片失效。同時,學者通過大量數 據驗證,通過改進電路布局或過板方向,有效解決了因→→ 高壓電解電容未放電導致的芯片失效,降低產品不良 率,提高←產品可靠性[4-5]

                1  案例分析 

                1.1 背景 

                控制器車間生產某兩款主板,某廠家開關電源芯 片零星下線一塊招牌看了過去,批次不¤集中,失效外在表現為芯片的1腳 (使能腳)與5腳(地腳)之間阻抗值異常,正常品阻 抗為M歐級別,失效品阻抗】為K歐級別。對正常、異常 芯片分別測試▲▲U-I曲線,如圖1、圖2所示,表明芯片失 效,有漏電流。圖3、圖4為異常芯片X-Ray圖像,結果 表明芯片內部結構無明顯異常№№。經廠家對芯片開封確 認,如圖5所示,確認芯片失效模式為過電損傷。

                1583486760601957.jpg

                1.2 分析過程 

                取庫存開關電源芯片,對 PIN1(EN/UV)腳與 PIN5(S)腳施加15 V直流電壓,測試阻值,試驗後芯 片1~5腳阻抗在10 kΩ左右,與下線異常品♀阻抗一致, 測試U-I曲線與下線品一致,存在明顯漏電。經對芯片 開封確認,芯片屬過電失╳效。 

                對生產線及員工的靜電防護、在線測試設備進行排查,未發現狠狠異常。為鎖◥定失效環節,對未上線芯片全檢 1~5腳阻抗,無異常後進入下一生產流程。最終鎖√定失 效環節發生♀在主板進入波峰焊後與出波峰焊間,進一步 檢查波峰焊設備接地♀狀態及防靜電檢查,無異常。初步 分析為高溫導致芯片失效。因芯片為SMT貼裝,對比回 流焊、波峰焊溫度及過板時間,回流焊環境更為惡劣, 但未出現異常。同步∮安排芯片高溫、低溫、冷熱沖擊、 高溫潮態試驗均未發現異常,鎖定失效發生在波峰焊浸 錫環節。 

                對開關電源芯ㄨ片電路分析,電路中有450 V/22 μF的 電解電容,初步鎖定過電源為電解電容放電異常。經驗 證,使用直流以他電源對主板上電解電容充15 V的直流電後 對開關電源芯片1-5腳進行放電,芯片失效,與下線樣 品現象一致。查詢該芯片技術參∮數,PIN1腳(EN/UV) 工作的最大額定電壓為9 V,高於9 V有過電隱患。 隨機抽取350個未上線使用的電解電容測試殘余電壓, 有3個電∮壓高於10 V,理論上高壓電解電容殘余電壓在 未放電即插裝使用存在擊穿芯片隱患。

                2  實驗驗證 

                2.1 驗證條件及結果 

                1.同編碼電容及下線主板; 

                2.殘余電壓:30 V; 

                3.驗證數量:30 PCS; 

                4.驗證結果:未復現。 

                2.2 原因分析 

                通過對生產過程及波峰焊內№部構造分析,確認未復 現原因有以下3點: 

                1)電解電容充電後會靜態放電,下線主板由≡波 峰焊入口到錫爐位置需5 min,同步做電容靜態放電試驗,如圖6所示,表明電容殘余電壓隨時間遞減。 

                2)電解電容插裝後⊙由插件段至波峰焊錫爐過程 中,因鏈爪不平穩電容在晃動過程中引腳會碰到焊點過 孔沈銅,經由印制線路板╱回路中耗能器件,加速電容 放電。經驗證,電容充電後,人為晃動電容會加速放 電。同步對充電後電容在波峰焊內部不同階段殘余電壓 測量,浸錫前殘余電壓相差較大,高可至20 V,低可至 5 V以下,表明電容帶電插裝後靈魂其放電過程屬隨機過 程,存在偶發性。

                1583486801628975.jpg

                3)高壓電』解電容放電擊穿芯片發生在主板浸錫過 程中,因該芯⊙片為SMT貼裝,需滿足電容引腳和芯片1 腳測試點同時接觸錫面方可實現放電。錫爐千幻嘴里不斷的錫面為鋸 齒狀斜坡面,波@ 峰高度有差異。同時,若電容雙引腳浸 錫則放電給錫面而不會給芯片。 

                結合∏以上三點,高壓電解電容放電擊穿芯片需空間 與時間上同時滿足要求,為概率性事件,此為該芯片零 星下線原因。

                3  失效機理分析 

                3.1 失效機理 

                對主板電路及過板方向進▽行分析,電容負極與開關 電源芯片5腳共地,芯片1腳與過孔測試點共線路。當測 試點、電容@ 正極同時處於錫面時,電容的正極與測試點 通過錫面連通,即此時電容正極與芯片1腳連通形成回 路,相當於電容儲存電量直≡接作用於開關電源芯片,致 使芯片失效,失效機理如♀圖7所示。

                1583486818536790.jpg

                用導線將電容的正極與測試點短接,模擬過錫爐情 形,短接導線模擬測試點與電容正極同時浸錫錫面。 電容充電後插裝,測試芯片1~5腳阻抗,阻抗異常,與 下線現象一致。同步增加電▲容帶電插裝驗證,故障可 復現。 

                3.2 失效模式確認 

                此開關電源芯片共使用在7款PCB上,統計18個月 生產數量及芯片下線↘數量如表1所示。

                1583486834181890.jpg

                從上表可以得出,迄今此開關電源芯片所用的板, 只有C、D兩款主從這海域之中竄了出來板有下線,針對此主板上的開關電源 芯片、電容、測試點、過▂板方向等布局展開研究。

                B主板從過板方向看,電容先〇於芯片1腳測試點浸 錫,電容過錫爐時電容正負極先接觸錫面,測試點還未 接觸錫面前電容已放電,因此沒有電容放電給芯片的 條件。

                 F、G 兩款主板芯片1腳的測試點先接觸錫面,而後 電容正負極引腳同時浸錫々,三者有共同處於錫面的時 間,但當電容的正負極同時浸錫時,電容▃即放電,不會 再通過測試點回路放電給芯片。 

                A、E兩款主板從過板方向看,芯片1腳測試點先過 錫爐,存在電容、測試點同時處於錫◥面的條件,但是此 主板的電容是負極先接觸錫面,即存在電容負極、測試 點同時處於錫面的情╱況。此時電容負極通過錫面與測試 點連通,測試點與芯片1腳連通,即電容負極與芯片1腳 連通,而電容的負極與芯片的5腳是連通的,此時相當 於眼中看到了凝重電容的負極同時與芯片的1腳和5腳連通,而此時電容 的正極在錫◆面以外,顯然無放電回路,如圖8所示。當 電容的正極進入錫面以後,電容的正極與負極通過錫面 連通,電容的電會直接通過錫爐釋放。

                1583486851388767.jpg

                排查C、D兩款主板歷史在線失效數據時,了解到 此兩款主板的最初生產千仞峰控制了一個一級星域的階段此開關電源︼芯片無在線失 效案例,進一步調查發現,此兩款主板 進行過三『次版 本升級,更改後開始出現芯片在線失效,對比幾次更改 情況,第一次更改調整了電容、芯片、測試點的布局, 改變了波峰焊階段電容放電回路,滿足電容對芯片放電 的條件,此點更改後一直延續到後面的版本,因此第一 次更改後√的版本都出現過此芯片的零星下線。 

                為驗證以上分析的準確性,將C、D兩款主板改變 過板方向,從而破壞了︽電容放電給芯片的放電回路,累計驗證數據超過3 W,開關電源芯片無一在線失效案 例,進一步佐證了分析的準確性。

                4  結論與對◢策 

                4.1 研究結論 芯片生產線失效的原因為同主板的高壓電解電容存 在放〓電不徹底的情況,當主板經過錫面時,電容的正極 與芯片1腳的測試點同時處在錫面,而測試點是與芯片1 腳連通的,同時電容的負極與芯片的5腳連通,即相當 於電容的正負極分別加在芯片的1腳和5腳,從而將參▲與 電壓釋放在ξ上,導致芯片過電失效,原理如圖7所示。 

                對於DIP封裝的芯片,無需依靠測試◣點,芯片的引 腳直接與錫面接觸,此種情況下在這過程中,需考慮芯片上高壓電 解電容在主板上的空間布局,同時要考慮錫面的寬度。 芯片過電損傷後,其在廠內並不以某種失效形╲式表現, 但長期運行影響芯片及成品可靠性。 

                4.2 解決對策 

                為減少因高壓電解電容未放電插裝導致的芯片失 效,可選擇以下方案進行解決: 

                1)的空間布局滿足電解電容兩正負引腳的連 線垂直波峰焊過板方向,既確保電容的〒正負引腳同時進 入錫面,將可能Ψ存儲的電放給錫面。 

                2)貼片封裝的芯片考慮將其測試點布控在遠→離高 壓電解電容的位置,具體是平行過板方向的距離大於波 峰焊錫爐錫面的距離,DIP封裝芯片考慮芯片本身遠離 高壓↘電解電容的位置,具體是平行過板方向的距離大於 波峰焊錫爐錫面的距離,同時確卐保與芯片引腳連通的電 容引腳先到達錫面。

                參考文獻: 

                [1] 袁寶玉, 侯旎璐, 李進. 電壓檢測芯片失效分析 [J]. 電子產品可 靠性與環境∑試驗, 2017, 35(4): 49-56. 

                [2] 黃偉華, 陶書梓. 從鋁電解電容典型失效案例分析看品質提升 [J]. 光源千仞峰與照明, 2013(3): 19-24. 

                [3] 潘啟軍, 黃垂兵, 鄧晨. 電解電容與薄膜電容對比「分析 [J].海軍 工程大學學報, 2014,26(2): 5-9. 

                [4] 熊克勇, 項永金, 崔斌, 等. 變頻空調開關電源電路開關芯片 炸失↙效分析與研究 [J]. 電○子產品世界, 2016(2): 40-42. 

                [5] 周慧德. 開關電源中鋁電解電容可靠性的研究 [D], 哈爾濱, 哈爾濱工業大學, 2010.

                本文來源於科技期刊《電子產品世◣界》2020年第03期第66頁,歡迎您寫論文時引用,並註明出處。

                評論


                相關推薦

                技術專區

                關閉